Stratix? II高性能FPGA系列采用1.2-V、90-nm全銅層SRAM工藝制成的Stratix? II FPGA系列具有一個可實現(xiàn)最大性能的全新邏輯結(jié)構(gòu)，使器件密度多達180K個等效邏輯單元（LE）。Stratix II器件帶有9Mbits的片上TriMatrix?存儲器，適合苛刻的存儲器密集型應(yīng)用；此外還具有96個DSP模塊，支持多達384個（18位×18位）乘法器，以高效實現(xiàn)高性能濾波器和其他DSP功能。該器件支持各種高速外部存儲器接口，包括雙數(shù)據(jù)率（DDR）SDRAM 和DDR2 SDRAM、RLDRAM II、四數(shù)據(jù)率（QDR）II SRAM和單數(shù)據(jù)率（SDR） SDRAM。Stratix II期間支持各種I/O標準，同時DPA電路支持1Gbps的源同步信號。Stratix II器件可提供健全的時鐘管理解決方案，其中內(nèi)部時鐘頻率高達550MHz和多達12個鎖相環(huán)（PLL）。Stratix II器件還是業(yè)界’第一款能夠使用高級加密標準（AES）算法對配置比特流進行解密的FPGA，以保護設(shè)計。 |
|
特性- 擁有15,600至179,400個等效邏輯單元（LE）
- Stratix? II體系結(jié)構(gòu)中引入了基本的創(chuàng)建模塊 — 全新創(chuàng)新性自適應(yīng)邏輯模塊（ALM）實現(xiàn)了最大化性能和資源使用效率
- 高達9,383,040比特的RAM（1,172,880字節(jié)），不會減少邏輯資源的占用
- TriMatrix?存儲器由三塊不同大小的RAM模塊組成，可實現(xiàn)真正的雙端口存儲器和先進先出（FIFO）緩存器
- 高速DSP模塊專門用于實現(xiàn)乘法器（可在450 MHz下運行）功能、乘法和累加功能以及有限脈沖響應(yīng)（FIR）濾波器功能
- 多達16個全局時鐘，每個器件區(qū)域可訪問24個時鐘資源
- 時鐘控制模塊支持動態(tài)時鐘網(wǎng)絡(luò)啟用/停用，可切斷用戶模式下的時鐘網(wǎng)絡(luò)的電源，以減少功耗
- 每個器件擁有多達12個PLL（四個增強型PLL和八個快速型PLL），可完成頻譜擴展、可編程帶寬、時鐘切換、實時PLL重新配置和大幅倍增和相移
| - 支持各種單端和差分I/O標準
- 高速差分I/O引腳通過DPA電路支持1Gbps的數(shù)據(jù)傳輸率
- 支持多種高速網(wǎng)絡(luò)和通信總線標準，包括 并行RapidIO、SPI-4 2相（POS-PHY 4級）、 HyperTransport?技術(shù)和SFI-4
- 支持高速外部存儲器，包括DDR和DDR2 SDRAM、RLDRAM II、QDR II SRAM和SDR SDRAM
- 支持 Altera MegaCore? 模塊提供的多個知識產(chǎn)權(quán)宏功能和Altera宏功能合作伙伴計劃（AMPPSM） 宏功能
- 支持使用配置比特流加密的設(shè)計安全性
- 支持遠程配置升級
| Stratix II器件特性
| 特性 | EP2S15 | EP2S30 | EP2S60 | EP2S90 | EP2S130 | EP2S180 | | ALM | 6,240 | 13,552 | 24,176 | 36,364 | 53,016 | 71,760 | 自適應(yīng)查找表（ALUT）
| 12,480 | 27,104 | 48,352 | 72,768 | 106,032 | 143,520
| 等效LE
| 15,600 | 33,880 | 60,440 | 90,960 | 132,540 | 179,400
| | M512 RAM模塊 | 104 | 202 | 329 | 488 | 699 | 930 | | M4K RAM模塊 | 78 | 144 | 255 | 408 | 609 | 768 | | M-RAM模塊（4Kx144位） | 1 | 2 | 2 | 4 | 4 | 9 | | 總RAM比特 | 419,328 | 1,369,728 | 2,544,192 | 4,520,488 | 6,747,840 | 9,383,040 | | DSP模塊 | 12 | 16 | 36 | 48 | 63 | 96 | | 18位x18位乘法器 | 48 | 64 | 144 | 192 | 252 | 384 | | 增強型PLL | 2 | 2 | 4 | 4 | 4 | 4
| | 快速型PLL | 4 | 4 | 8 | 8 | 8 | 8 | | 最大用戶I/O引腳 | 366 | 500 | 718 | 902 | 1,126 | 1,170 |
|
|
特性 | EP2SGX30C/D | EP2SGX60C/D/E | EP2SGX90E/F | EP2SGX130G | C | D | C | D | E | E | F | G | | ALM | 13,552 | 24,176 | 36,384 | 53,016 | | 等效LE | 33,880 | 60,440 | 90,960 | 132,540 | | 收發(fā)器通道 | 4 | 8 | 4 | 8 | 12 | 12 | 16 | 20 | | 收發(fā)器數(shù)據(jù)速率 | 600 Mbps至6.375 Gbps | 600 Mbps至6.375 Gbps | 600 Mbps至6.375 Gbps | 600 Mbps至6.375 Gbps | 源同步
接收通道 | 31 | 31 | 31 | 31 | 42 | 47 | 59 | 73 | 源同步
傳輸通道 | 29 | 29 | 29 | 29 | 42 | 45 | 59 | 71 | M512 RAM模塊
(32 x 18位） | 202 | 202 | 329 | 329 | 329 | 488 | 488 | 699 | M4K RAM模塊
(128 x 36位） | 144 | 144 | 255 | 255 | 255 | 408 | 408 | 609 | M-RAM模塊
（4Kx144位） | 1 | 1 | 2 | 2 | 2 | 4 | 4 | 6 | | 總RAM比特 | 1,369,728 | 1,369,728 | 2,544,192 | 2,544,192 | 2,544,192 | 4,520,448 | 4,520,448 | 6,747,840 | | 嵌入式 | 64 | 64 | 144 | 144 | 144 | 192 | 192 | 252 | | 乘法器（18x18） | | DSP模塊 | 16 | 16 | 36 | 36 | 36 | 48 | 48 | 63 | | PLL | 4 | 4 | 4 | 4 | 8 | 8 | 8 | 8 | | 最大用戶I/O引腳 | 361 | 361 | 364 | 364 | 534 | 558 | 650 | 734 |
|
